ll 반도체란 ll 아이씨 ll 다이오드 ll 트랜지스터 ll 캐피시티 ll  FET  ll  저항  ll 콘덴서 ll
  FET Oscillator


  FET Oscillator는 일반적으로 대부분에 책에서 Two port Transistor Oscillator 라는 제목으로 설명하고 있습니다.  많이
  응용  되는 형태로서 FET을 Potentially unstable 한 영역에서 동작하게 하여 Negative Resistance를 만들어 낼 수 있는
  형태의 회로를 가지고 있습니다. 아래 그림을 보면서 자세히 살펴 보겠습니다.

                                      그림 1
  Gunn 또는 IMPATT Diode를 이용한 Diode Oscillator와 동일한 형태를 가지고 있음을 우리는 직감할 수 있습니다.
  만약에 느낌이 오지 않는다면 점선으로 표시된 Negative Resistance의 위치을 자세히 보시기바랍니다.Gunn 또는
  IMPATT  Diode는 특성상 본래 Negative Resistance를 가지고 있지만 FET의 경우 그렇지 못한 경우도 많이 있습니다.
  그렇다면 무슨 근거로 위의 그림에서 Negative Resistance 단어를 Transistor의 앞 부분에 점선으로 표시하였을까요

  만약에 Transistor의 Stabile circle을 그리기 위한 중심점과 반지름을 알수 있다면 이야기는 쉬워질 것입니다.Termination
  network을 이용하여 입력 임피던스를 Transistor의 불안정 영역에 위치시킨다면 Transistor와Termination network를 포함
  한 회로는 Negative Resistance의 특성을 가지게 될 것입니다.  이 작업이 완료되면 그 다음 부터는 Diode Oscillator 설계
  방법과 동일하게 될 것입니다.

  아래 그림은 Diode Oscillator의 설계 그림입니다. 참고하시면서 위의 FET Oscillator와 비교하시기 바랍니다.

                            그림 2

  그림 1과 2를 비교해 보면 Oscillation 원리와 동작은 서로 비슷하다는 사실을 우리는 알게 됩니다.
  그런데 궁금한 점이 생겼습니다. 꼭Termination Network를 FET의 Drain과 함께 연결해야 할까요
  FET의 Drain과 연결하기 위해서는 FET의  Output Stability Circle이 필요한데,Input Stability Circle를이용하여
  Terminating Network를  FET의 Gate에 연결할 수 있을까요? 당연히 가능합니다

  지금 부터 적용되는 모든 이야기는 그림 1의 회로를 기준으로 살펴보겠습니다.

  지금까지의 기본 개념을 가지고 설계 방법에 대한 자세한 내용을 살펴보도록 하겠습니다.
  우리가 Oscillator를 설계하기 위한 첫번째 할 일은 Transistor의 선택입니다. 
  만약에 Amplifier를 설계하고자 한다면 Stability 정도가 높은FET를 선택하여야 할 것이고 Oscillator를 설계하고자 한다면
  불 안정 (Unstable) 정도가 높은 FET를 선택하여야 할 것입니다.

  만약에  Bias가 인가된 상태에서의  FET가 무조건 안정하다면 Oscillator를  설계하기에 부적절한 FET가 될 것입니다. 
  Smith Chart 상에서Stability circle과의 관계를 통해서 어떤 형태를 가지고 있는 FET가 적절한 Temination Network를
  통해  디자인이 가능할 것 인지 살펴 보겠습니다.


그림A: 의 Smith Chart 와tabilityCircle과의 관계를 
가지고 있는 FET를 이용한 Oscillator 설계는 불가능
합니다.


그림B: 의 Smith Chart 와 Stability Circle과의 관계를
통해 볼 수 있듯이 Unstability Region이라고 표시된
부분에Termination Network

그림A 그림B

그림C:
  만약에 우리가 선택한 FET가 다음과 같은
특성을 가지고 있다면 Diode Oscillator의 Gunn Diode
와 같은 역할을 할 것입니다.


그림D:
  의 형태는 FET Oscillator를 설명하는 책들의
대부분의 예제로 나오는 유명한 그림입니다.


그림C 그림D

  우리가 알 수 있는 사실은 선택하고자 하는 FET의 특성이 Stability 영역 보다는 Unstability 영역이 상대적으로 크다면
  쉽게  Termination Network를 설계할 수 있다는 것 입니다.
  Unstable 영역내에 Terminate 반사 계수를 결정함으로써 실질적인 우리의 목표인 입력 반사 계수를 1보다더 크게 만드는
  것입니다. 이를 통해서 우리는 Oscillation하기에 충분한 Negative Resistance,즉 설계하고자 하는 주파수에 대해 충분한
  Energy Source를 만들수 있게 되는 것입니다.

  이제는 충분히 입력 임피던스를 구할 수 있는 정보를 우리는 가지고 있습니다.
  즉, 제작할 때 사용한 FET의 Small signal S-parameter 값과
  TerminateImpedance를 알고 있기 때문에우리는 입력 임피던스를 구할 수
  있게 됩니다.

  지금 부터는 어떤 방법으로 Load Impedance를 구할 것인지에
  대해서 살펴보겠습니다. 당연히 우리는 Input impedance에 Matching를
  해야 할것입니다.
 

  Load Impedance의 Reactive 부분에 대해서는,

  o_fet9.gif (1728 bytes)

  이렇게 해서 구한 Load 임피던스 성분 (R과 X)를 구한 후에는적당한
  Load   Circuit (Network)를 설계하면 이로써 우리는Oscillator 설계를
  마무리하는 것입니다.

  또 다른 방법으로 간단하게 Load,  Input, 그리고 Terminating 임피던스를
  구할 수 있는 방법이있습니다.
  직접 FET의 S-Parameter 값을 이용하는 것입니다.

  아래에 부분에서 표기되는 수식을 이용하여 우리는 순식간에
  Oscillator 설계를 마무리 할 수 있습니다.

 

 

  지금까지 FET의 Small Signal S-Parameter을 이요한 Oscillator 설계에 대해서 살펴보았습니다.
  하지만 Oscillator의 출력 파워와 효율에 대한 정확한 분석을 위해서는 Large Signal S-Parameter 분석이 매우 중요합니다.
  일반적으로 우리가 Simulation Tool를 이용할 때도 이런 까닭에 Harmonic BalanceTechnique를 사용하는 것 입니다.