[디지털 회로 응용]

1. 비안정 멀티바이브레이터
비안정 멀티바이브레이터 (astable multivibrator): 안정된 상태가 없는 회로이며,직사각형파 발생회로 또는 시간 발생기로
사용한다.   세트 상태와 리셋 상태를 번갈아 가면서 변환 시키는 발진회로 이고, 트랜지스터를 사용하여 그림 1-1과 같이
구성할 수 있다.

            그림 1-1 비안정 멀티바이브레이터 회로

TR1이 통전 상태이고, TR2가 차단 상태라면 TR2의 베이스 전압은 지속적으로 상승하여 TR2가 통전되도록 한다.
이 때,C1를 통하여 TR1으로 전해지는 베이스 전압이 떨어지므로 TR1를 차단 상태로 만든다.
TR1과 TR2가 번갈아 가면서 통전과 차단 상태를 반복하므로써 발진이 지속적으로 이루어지게 된다.
이것은 그림 1-2와 같이 NOT게이트를 되먹임 상태로 결합한 것과 같은 결과로 출력된다.

                     그림 1-2 인버터 발진기 원리

이 회로에서 Q와 Q(부정)의 출력은 다른 쪽을 트리거시켜,상태가 변하도록 함으로써 일정한 시간이 지나면 출력
을 반대쪽을 트리거하게 된다. 이러한 동작을 반복하여 시간 펄스가 발생되도록 한다.
이러한 기능은 NAND 게이트를 통하게 연결하여도 같은 결과가 되므로, 집적 회로 SN 7000의 NAND 게이트를
사용하여 발진기를만들 수 있다.
그림 1-3은 NAND 게이트를 사용한 시간 발진기의 원리이다.

            그림 1-3 NAND 게이트를 사용한 발진기

2. 단안정 멀티바이브레이터
단안정 멀티바이브레이터(monostable multivibrator) : 두 가지 상태가 있다.
한 상태는 안정되고 다른 상태는 불안정하며, 불안정 상태는 일정 시간이 지나면 자동적으로 안정 상태가 되는
회로로서, 단일 쇼트 (single shot)라 하기도 한다.
그림 1-4는 트랜지스터를 사용한 기본 단안정 멀티바이브레이터 회로이다.

    그림 1-4 기본 단안정 멀티바이브레이터

이 회로에서 입력 펄스가 없는 상태에서는 TR1이 R1과 R2에 의해 분압된 전압이 베이스에 가해져서 차단 상태로
되고,TR2는 통전 상태를 유지한다.TR2가 차단되면 컬렉터 전류가 흐르지 못하고 컬렉터 전압이 높아져서 +Vcc에
도달되므로 상승 전압이 TR1에 가해져 통전 상태로 된다.
이 때, 충전되어 있던 C1의 전하가 +C1 -> TR1 ?-> -Vcc -> -C1의 경로를 통하여 방전되고,TR2는 다시 통전 상
태로 되면서 TR1은 차단 상태로 안정하게 된다.그림 1-5(a)는 단안정 멀티바이브레이터의 기호도이고, (b)는 입출
력 파형을 나타낸다.
출력 파형의 하강에너지가 입력 펄스의 하강에너지보다 일정 시간 T만큼 지연되는 것을 알수 있다.

그림 4-5 단안정 멀티바이브레이터의 기호와 입출력 파형

그림 1-5(a) 그림 1-5(b)

NAND 게이트를 그림 1-6과 같이 연결하면 단안정 멀티바이브레이터를 구성할 수 있다.

          그림 1-6 NAND 게이트 단안정

C2에는 평상시 높게 걸어 준 트리거 입력과 저항 R를 통하여 전달되는 Vcc 때문에 G2의 출력이 낮은 상태(L)가
되어 출력 Q는 0 이된다.
출력 Q가 0 상태이면 Q(부정)는 1 인 상태가 되고, 콘덴서의 양쪽 전압이같으므로 풍전되지 않는다.
트리거 입력이 순간적으로 낮은 상태가 되면 출력 Q는 높은 상태(H)로 변하고, 이것은 Q(부정)를 낮은 상태로 변
하게 하여, C를 통해서 G2에 전달된다.

3.쌍안정 멀티바이브레이터
쌍안정 멀티바이브레이터(bistable multivibrator) : 1를 의미하는 세트와 0을 의미하는 리셋의 안정된 두 가지 상태
를 유지하는 회로이다.일명 플립플롭(flip-flop)회로라 부르기도 한다.
그림 1-7은 트랜지스터를 사용하여 구성한 쌍안정 멀티바이브레이터 회로이다.


     그림 1-7 쌍안정 멀티바이브레이터

이 회로는 트랜지스터가 어느 하나는 통전 상태,다른 하나는 차단 상태로 되도록 한다.입력 I1에서 펄스가 입력되
면 TR1은 통전 상태가 되며,TR2는 차단 상태가 되어 출력 Q는 1이 된다. 이 상태는 I2에서 새로운 펄스가 입력되
지 않으면 안정된 상태로 지속하게 된다.
이러한 상태에서 I2의 새로운 입력 펄스가 가해지면 TR2가 통전 상태가 되고,TR1이 차단 상태로 바꾸어 출력은
Q (부정)가 되고, 이 상태로 I1에서 새로운 펄스가 입력될 때까지 안정된 상태로 유지하게 된다. 그러므로 I1을 1,
I2를 0으로 생각하면 2진수인 1비트를 기억시키는 데에 사용할 수 있다.

4.슈미트 트리
슈미트 트리거 회로(Schmidt trigger circuit): 안정된 두 가지의 상태를 가지고 있고,쌍안정 멀티바이브레이터와
같이 상반된 두 가지의 동작 상태를 가지며, 파형 발생에 사용된다.
입력 전압값에 따라 민감하게 동작하며,낮은 트리거 전압 (LTP: low trigger point)에서 동작하고, 트리거 신호는
서서히 변하는 교류 전압과 같다. 입력 파형은 서서히 변하는 사인 곡선과 같은 파형이고, 출력은 높고 낮은 두
개의 논리 상태를 형성하는 구형파이다.
그림 1-8은 슈미트 트리거 회로의 기본 파형을 보여 주는 것이다.

그림 1-8 슈미트 트리거 회로의 기본 파형

슈미트 트리거 회로는 그림 1-9와 같이 두 개의 트랜지스터로 구성할 수 있다. 이 회로에서 한쪽 트랜지스터가 차
단 상태로 되면 다른 한쪽은 통전 상태로 된다. 입력 전압이 없을 때는 TR1은 차단상태이고, TR2의 베이스에는
TR1의 컬렉터 전압이 두 개의 저항으로 분압되어 걸리므로 포화 상태가 되어 통전 상태가 된다. 입력 전압이 높아
지면 TR1이 통전 상태가 되면서 컬렉터 전압이 낮아져서 TR2는 차단 상태가 된다.

그림 1-9 슈미트 트리거 회로

슈미트 트리거 회로는 그림 1-10과 같은 히스테리스 현상이 나타내며, 집적 회로는 SN 7414가 있다. 슈미트 트리
거 회로의 출력은 입력과 반대이고, 단안정 멀티바이브레이터와 같이 동작하도록 변경시킬 수도 있다. 이 회로를
그림 1-11과 같이 구성하면 시간 펄스를 발생시키는 회로를 얻을 수 있다.
이 회로는 NAND 게이트 입력이 상한 전압보다 낮으면 출력이 높은 상태에 머무르게 되고 상한 전압에 이르면
출력 전압이 낮아져서 하한값까지 방전되었다가 더시 높은 상태로 전환되는 성질을 이용한 것이다.

그림 1-10. 슈미트 트리거 곡선과 기호

그림 1-11. 슈미트 트리거를 사용한 시간 회로

슈미트 트리거 회로
아래의 내용은 타 게시판에서 옮겨온 내용입니다.
디지탈회로의 기본신호 레벨은 High("1"),Low("0") 그리고 특수하게 High 임피던스 상태 이렇게 세 레벨이 있습니다.
여기서 하이임피던스는 중간값을 의미합니다. 이것은 보통 데이타버스에 있는 신호레벨이죠..

슈미트 트리거는 1에서 0으로 또는 0에서 1로 신호가 변할때,잡음에 의해서 1인지 0인지를 판별할 수 없을 때를 대비하여
추가하는 회로입니다. 즉, 변하는 시점이 1 ~ 0 사이에 두 개가 존재합니다.
만약 5V회로가 있다면, 0 ~ 0.8 V는 0으로 인식하고, 2.5V ~ 5V는 1로 인식을 합니다.
따라서 중간에 남는 부분(0.8V~2.5V)은 두 개의 Threshold 값이 존재하게 되는 것이죠.
1에서 0으로 변할 때는 0.8V에서 0으로 인식하고, 0 에서 1로 변할때는 2.5V에서 1로 인식하는 것이죠.
대표적으로 쓰이는 TTL Library로 74LS14를 사용합니다.
그리고 이 슈미트 트리거 이론은 이동통신의 기지국간에도 이용됩니다.
"히스테리시스특성"에 대해서 아시면 한결 이해하기 쉬울 겁니다.