 E/Post Simulation
Simulation의 시행절차상에서 layout전에 estimated wire capacitance를 사용해서 실시하는 것을
Pre Simulation이라 하고 layout후에 actual wire capacitance를 사용해서 실시하는
것을 Post Simulation이라 한다.
EA(Exhaust Air)
공정중 장비에서 발생하는 GAS를 배출시키는 배기가스로 그 종류는 산,일반,유기,비소,가열,
열 및 긴급배기 등이 있다.
EAROM(Electrically Alterable ROM)
EPROM의 일종으로 전기적인 자극으로 정보의 내용을 바꿀 수 있는 장치.
EBE(Electron-Beam Evaporation)
전자 Beam으로 증착시키고자 하는 금속 덩어리를 녹여 금속입자를 Wafer(기판)상에 입히는 방법.
EBR(Edge Bead Removal) wafer 가장자리의 감광막을 제거시켜 particle 발생현상을 제거시켜주는 공정.
ECC(Error Check & Correction)
ROM device의 repair에서 모든 column과 row는 각각 다르게 program되어 있어,RAM에 서와 같은 Redency를
사용할 수 없다. 따라서 logic을 사용하여 프로그램된 column이나 row를 제작하여 fail된 column이나 row를
대체하는 기술이다.
시스템 동작시 발생되는 오류를 자동으로 체크 및 수정할수 있는 기능을 말하며,MASK ROM 및 DRAM Module
제작시 사용됨.
ECC(Error Correction Code) (Error Checking Code)
전송로 기타 외부로부터의 간섭에 의해 부호구성이 어렵거나 부호 잘못이 생길때 그 부호가 원부호와는 다른
잘못된 부호인 것을 판별 혹은 정정할 수 있도록 구성된 부호.
ECC Mode(Error Catch & Correction Mode) Memory Module의 Parity Bit를 2 Bit로 구성하여 전송중
발생되는 Error를 찾아 수정 가능하도록 한 Memory Module 구성의 한 방식.
ECL(Emitter Coupled Logic)
CML(Current Moded Logic)이라고도 불리어진다.
Bipolar 구조의 Transistor를 이용하는 논리소자(論理素子)의 일종.
Transistor의 구성원리인 Emitter가 복수연결되는 구조로 되어있기 때문에 Emitter Coupled Logic이라고도 한다.
ECMA(European Computer Manufactures Association) 유럽 컴퓨터 제조업자협회.
Edge Board Connector
연쇄회로기판의 가장자리의 접점과 외부전선과의 사이에서 필요시 분리 가능토록 고안된 단자.
Edge Definition(회로요철도)
작업용 film과 얼마나 유사하게 회로의 가장자리가 일직선으로 재생되었는가의 정도.
E/D MOS(Enhancement-Depletion MOS)
Enhancement형 MOS에 Depletion형 MOS를 부하로한 기본 셀을 갖는 회로.
ED(Electronic Data Interchange)
Editing
CAD System을 이용하여 CRT상으로 확인을 하면서 Layout 작업을 하거나 잘못된 부분을 수정하는 일련의 작업.
EDO(Extened Data Output)
DRAM의 data access 방법중 fast page mode의 개선을 위하여 나타난 것으로 일반적인 동작방법은
/CAS signal이 inactive high로 전환시 valid data가 다음
/CAS signal의 low active 전까지 data가 출력되도록 설계되었음.
이러한 동작특성은 fast page mode의 전체적인 tPC(fast page mode cycle)를 줄일 수 있으므로 speed
개선효과를 얻을 수 있음. 일반적으로 비디오 카드 성능개선에 적용되고 있음.
EDPS(전자자료 처리조직)(Electronic Data Processing System)
컴퓨터에 의하여 사무, 관리, 경영, 과학, 기술 등에 관한 자료를 처리하는 시스템체계.
EDS 완성된 Wafer내의 소자의 전기적인 동작상태를 가려내는 작업.
EDS Test Wafer상에 있는 칩(Chip)의 전기적 특성을 검사하는 것.
EDS Yield EDS Test시 양품의 수율 : (Good Die/ Net Die)×100.
EECA(European Electronic Component Manufacturers Association) 유럽 전자부품업자 협회.
E-E PROM(Electrically-Erasable PROM)
전기적으로 소거와 쓰기가 가능하며 전원 전압이 OFF되어도 Data가 보존된다.
Parallel로 Data를 주고 받는 Intel Type과 Serial로 Data를 주고 받는 NEC Type으로 나뉜다.
Tunneling을 이용하여 전기적으로 Erase와 Programming이 가능하기 때문에 사용자가 In-System 에서 정보
변경이 가능하다.
그러나 2개의 Transistor로서 1 cell을 구성해야 하기 때문에 EPROM에 비하여 면적이 크고 고가이다.
EIA(Electronic Industries Association)
미국내 전자기기 메이커들로 구성된 단체로서 전자부품으로부터 항공, 우주,
군수용 전자에 이르기까지 폭 넓은 분야를 다루고 있다.
EIAJ(Electronic Industries Association of Japan) 일본 전자 기계 공업 협회의 약칭.
Eight Nines
9가 8개 있다는 뜻으로 반도체 결정순도를 나타낼 때 사용되는 용어이다. 즉 99.999999%를 뜻한다.
Effective Channel Length
MOS의 Source와 Drain간의 실제 유효 channel 거리를 말하며 일반적으로 Gate length보다 적음.
EL(전계발광) (ELECTRO-LUMINECENCE)
물질에 전계를 가하여 빛을 내게하는 것으로 루미네센스의 일종. 1936년에 DESTRIAU가 형광층을 2장의 전극
사이에 끼워서 교류전압을 가하여 발광하는 것을 발견하고 이 현상을 엘렉트로 루미네센스라고 부름.
ELD(Electro Luminescent Display)
PDP와 마찬가지로 자발광 소자인데, COLOR 및 동작전압 개선중인 소자임.
ELD 형광체가 전기장에 의해서 일어나는 직접 여기에 의한 발광 현상을 이용하는 표시원리.
Electroless Deposition(무전해 부착) 전류에 의하지 않고 자동촉매 도금용액에 의해 회로가 형성됨.
Electric Field 전압이나 전류의 인가에 의하여 영향을 받고 있는 영역.
Electrical Test
Process된 Wafer를 Passivation전 Test Pattern을 사용하여 Test하는 첫 번째의 전기적
Test (즉 Wafer Mapping)
Electron Beam Exposure System
전자 Beam을 사용하여 mask 등에 pattern을 그리는 system·종래, mask의 제작에는 광학적으로 pattern을
발생하는 pattern generator가 사용되었으나, 미세화가 진전된 현재, 모든 묘화기에서 실행할 수 있다.
LSI의 pattern data는 묘화기의 algorithm에 의해 변환되며, EBMT (묘화기용 자기 tape)가 되어 주사하는
전자 Beam을 on/off하거나, aperture를 변화시켜 pattern을 그린다. 최근에는 ASIC의 보급으로, 소량의
sample을 단기간에 만드는 needs가 높아지고 있다.
따라서, 일일이 mask를 만들지 않고 직접 wafer상에 Beam으로 그리는 방식이 실용화되고 있다.
Element(소자) 품 또는 장치를 하나의 기능체로서 본 경우 그 기능체를 구성하는 단위를 말한다.
Ellipsometer
Thin Film 두께 측정장비로 박막표면에서 입사광과 반사광의 편광 (Polarization) 상태차이를 측정해 두께나
굴절율을 구하는 방식.
Electron Beam Exposure(전자비임 노광)
현미경과 같은 원리로서 빛(자외선)을 이용한 Photolithography 기술이 한계점에 도달했기 때문에 파장이
짧은 전자비임을 사용하려는 것이다.
EM(Electromigration) 높은 전류 및 온도로 Metal의 Quality를 특성화하기 위하여 사용되는 시험.
Emitter NPN, PNP 등 접합형 Transistor에서 최초로 신호가 입력되는 반도체 부분.
Embedded Controller 시스템 제어를 위한 내장형 controller.
EMMI(Emission Microscope Multilayer Inspection)
Electron과 Hole의 recombination에 의해 발생한 photon을 인식하여 leakage current의 경로를 점검하는
FA 장비의 한 종류.
Emulsion Mask Mask의 한 종류로, 유리원판 위에 Emulsion(유제) 박막으로 회로가 인쇄된 Mask.
EMS(Expanded Memory Specification) EMS에서는 MS-DOS의 기본 메모리 640KB의 한계성을 넘어
Expanded Memory와 Extended Memory에 대한 서비스를 해줄 수 있으며, DOS 응용프로그램에 Data처리
공간을 확장시켜주는 장점이 있다.
Emulator 어떤 컴퓨터를 마치 다른 컴퓨터처럼 사용할 수 있게 하는 Software.
Encoder
Decoder에 반대되는 말로서 특정의 코우드를 다른 코우드로 변환하는 회로이다
(10진수→2진수로 변환하는 회로따위).
End Point Detection
Etch공정이 진행되고 있는 동안에도 wafer의 상태 또는 plasma 상태를 maintain하여 변화가 감지되는
시점에서 Etch 공정의 stop reference로 활용하는 방법.
End Seal LCD에서 유리 기판사이에 액정을 채워 넣은후 액정 주입구를 봉하는 공정.
End Station Ion 주입을 위해서 Wafer를 담아서 대기하는 곳.
Endurance Data를 Program 및 Erase할 수 있는 횟수.
Energy Band
반도체 제조의 기본 이론으로서 불순물들의 Energy 상태와 전도 이론을 설명하기 위한 개념적 이론설명 띠.
Energy Gap 전도대와 충만대 사이에 전자를 취할 수 없는 금지대를 Energy Gap이라고 한다.
Energy Level
물질을 형성하고 있는 것은 원자와 이 원자핵 주위를 그 원자에 특유한 개수의 전자가 돌고 있다고 생각된다.
각 전자는 몇 개의 궤도로 나뉘어서 돌고 있으며 그 궤도의 크기에 대응하는 에너지 상태에 있다.
그래서 세로축에 에너지의 크기를 잡고 그 전자의 에너지에 상당하는 곳에 가로줄을 그어서 이것을 에너지
레벨 또는 에너지 준위라 부르고 있다.
Enhancement Device Gate에 전압이 인가되어야 Channel이 형성되는 MOSFET.
Enhancement Mode
전계효과 TR(FET)의 사용법중 채널을 증대하는 방향으로 Gate에 Bias를 거는 방법을 말한다.
Entity(엔티티) 공정을 진행하기 위한 장치 또는 장비를 총칭한다.
EOH(Ending on Hand) 계산상에 있어야 할 실재고(이월될 계산상 재고).
EOTC(European Organization on Testing and Certification)
EOP(End Of Point)
식각 공정진행時 원하는 박막만을 식각시키기 위해 다른 박막이 드러날 때 plasma 분위기가 변하는 점.
EPD(Etch Pit Density)
1) 결정결함의 일종인 Etch Pit의 밀도.
2) End Point Detect의 약자로 막질의 Etch시 Etch 상태를 파악하기 위해 Etch 되는 막질과 다른 막질이
드러나는 시점을 찾아내는 것.
Epi(Epitaxial Layer)
반도체 소자 제조시 기판위에 단일결정의 반도체 박막을 형성한 것.
Bipolar Transistor는 보통 Epitaxial Layer내에 형성됨.
Epitaxial EPI-TAXIAL을 연결해서 만든말로써 "결정축을 따라서"라는 뜻이다.
Substrate위에 가스상태로부터 반도체 결정을 석출시키면 Substrate의 결정축을 따라서 결정이 성장
석출되는 현상을 말한다.
Epitaxial-Growth(에피성장)
적절한 결정구조를 가진 동형의 혹은 다른 유형의 Substrate위에 단결정층을 성장시키는 방법.
EOS(European Quality System) 유럽 품질시스템 평가인정위원회.
EPM(Electric Parameter Monitor)
반도체 공정 진행후 소자의 전기적 특성 및 공정 진행 상태를 파악하기 위해
test pattern에 삽입된 단위 능동, 수동 소자의 특성을 측정하는 공정.
EPM Key Parameters
각 생산 제품별 공정 및 특성에 따라 EPM 담당 Engineer가 선정한 중요 Parameter로써 통상
Tr 관련해서 VTN(P), ISATN(P), DL2N(P)와 저항관련해서는 P1∼P4, N+(P+) Rs 및 CHN 저항 등을 말함.
EPM Standard Sub Program
제조기술 담당 부서에서 EPM 업무와 관련하여 규격화시킨 측정 이론 및 측정기술 표준.
Epoxy Chip을 Lead Frame에 접착시키기 위한 전도성 수지.
Epoxy Dispenser 일정한 공기압력으로 Epoxy를 내보내는 장치.
EPROM(Erasable Programmable Read Only Memory)
ROM의 일종으로서 사용자가 기억장치속에 저장된 정보의 내용을 지우거나 다시 넣을 수 있는 기억장치.
EPS(Experimental Plan Sheet)
S/N을 발행할 때 RUN SPLIT 실험의 내용과 목적이 상세히 기록되어 있는 양식.
EQS(Equipment Server)
Data 자동화와 관련된 사항으로 각 장비에서 발생한 Data를 자동적으로 Host에 올려보내주는
Program(오타의 위험제거 → Data 신뢰성 확보)
Equip(Equipment) 기계장비.
Erase
EPROM이나 EEPROM에서 Floating Gate에 Tunneling을 통하여 주입된 전자의 존재유무 상태에 따라 해당
Bit의 저장상태를 구분하는 상태이다. EPROM에서는 Floating Gate로부터 전자가 discharge된 상태를
말하며 EEPROM에서는 반대로 Floating Gate로 전자가 주입된 상태를 말한다.
Erase Gate
3 Polysilicon Split Gate를 가진 Flash E(E)PROM에서 Erase시 interpoly-oxide간의 F-N Tunneling을
이용하여 Erase를 시키는 데 사용되는 Gate Electrode.
ERC(Electrical Rule Check) 전기적인 특성을 Check하는 것을 말함.
ERC(Electrical Rule Check)
Layout상에서 전원의 함선, 단락 및 개별소자와 전원과의 연결상태를 점검하는 것.
ES(Expert System) 전문가 시스템.
ESD(Electro Static Discharge)
정전기 수준을 나타내는 말로써 정전기에 대해 어느정도까지 견딜 수 있는지의 정도를 나타냄.
ET Part(Extended Temperature Part)
일반적인 Memroy Device의 사용온도 범위는 0℃∼70℃이나 산업용이나 실외에서
사용하는 Device -40℃∼85℃의 더 큰 온도 범위를 요구한다.
Etch Back
홀의 내벽으로부터 일정깊이의 비금속부분을 제거하는 공정이며, 이것은 레진의 스메어를 제거하고
적절한 정도로 내부회로를 노출시킨다.
Etch Bias Photo 공정을 거친후 etch 공정을 행할 때 pattern 전사시의 손실 정도를 뜻함.
Etchant 에칭(Etch)하는 약품.
Etching
식각. Silicon Wafer에 필요한 부분만을 남겨놓고 불필요한 부분을 chemical 또는 Gas로 녹여 내는 제작과정.
Etching Selectivity(식각 선택비) SX
서로 다른 종류의 박막을 동일한 프라즈마(Plasma) 조건하에서 식각을 해 나갈 때 각각의 박막에 대한 식각
속도의 상대적인 비를 말한다.
Etch Factor(에치팩터) 회로에 에칭된 측면의 크기에 대한 에칭깊이의 비율.
Etch Rate 식각률. 단위시간당 식각되는 양으로, 통상Å/min 단위를 사용.
ETSI(European Telecommunications Standards Institute)
E-Test(Electrical Test)
Process된 Wafer를 passivation전 Test pattern을 사용하여 Test하는 맨 첫번째의 전기적
Test(i.e. Wafer mapping).
EUCATEL (European Conference of Associations of Telecommunications Industries).
EUREKA(European Research Coordination Agency) 유럽 첨단기술연구 공동체 기구.
EVA-Chip(Evaluation Chip) 실제 Main Chip의 검증용으로 Tool 및 Demo Board 제작용으로 사용.
Evaporation Wafer 표면에 Al, Au(금) 등을 진공을 이용하여 증착시키는 것.
Evaporator 전자 Beam이나 열저항 방식 등에 의해 금속박막을 Wafer상에 입히는 장치.
Event(이벤트) Entity에서 발생가능한 사건을 일컫는 말로서 Start, End, Maintenance 등을 의미한다.
Evolutionary Operation(EVOP)
진화적조업법. 정규 생산공정에서 생산을 진행시켜 최적의 공정조건을 찾기 위한 실험계획법을 말한다.
EWS(Engineering Work Station)
제품의 설계를 위하여 제공되는 CAD Design Tool들을 하나의 system에서 작업을 할수 있도록 준비된 System.
EWS TFT-LCD
엔지니어 워크 스테이션에 장착되는 디스플레이 패널로 12인치 이상의 판넬 크기에 화소수는
1024x768, 1024x1354, 1152x900, 1280x1024 등이 중심이고 피치 크기는 0. 21-0. 24mm, 20-60Hz의 표시
주파수를 갖는다.
Excess Electron(과잉전자)
열평형 상태의 분포로 정해지는 전도 전자이 수보다 여분으로 생긴 전도전자를 과잉전자라고 한다.
Excite(여기)
반도체 레이저에서는 레이저 발진을 일으키기 위해 캐리어의 방전 분포를 만들 필요가 있다. 이때 캐리어를
높은 에너지 준위로 천이시켜 방전분포를 만드는 것을 여기 또는 Pumping이라고 한다.
Exclusive Effect
유한한 크기의 2개의 물체는 동시에 같은 장소를 점유할 수 없음으로 어떤 물체는 그 주위에 다른 물체를
들어오지 못하게 하는 영역을 갖고 있다. 이 영역의 체적을 배제체적이라 한다.
물질의 구성요소인 원자 분자 등은 서로 배제 체적속에 들어가지 않도록 하는 집단 상태만을 형성하는
효과를 말한다.
Exclusive or Circuit
논리회로에 있어서 입력의 하나가 다른 "1", 다른하나가 "0"인 경우에 한해서 출력이 "1"이 되는 논리회로.
Expanded Memory
DOS응용 Program 등이 사용할 수 있는 640KB이상의 Memory 영역을 말한다. 예를 들면, LOTUS
1-2-3, SYMPHONY 등 응용 Program의 Data영역으로 사용할 수 있다.
Expending Tape Wafer를 집착시킬 때 사용되는 테이프로 늘어남이 360°균일한 Tape임.
Expert System Application Program using know-ledge base.
오늘날 전문가 시스템은 오랜 경험과 전문성이 요구되는 분석이나 진단을 하는 데 많이 응용되고 있으며
Manufacturing에서도 scheduling, planning, quality control 분야에서 연구 및 응용되고 있다.
Expose(노광)
P/R이 도포된 wafer 위에 pattern을 형성하기 위해 aligner를 이용하여 빛을 노출하여 감광막의 구조를
변화시켜 주는 것을 말함.
External Visual Inspection 반도체 제품의 외관상태를 육안검사하여 불량품을 제거하는 작업.
Esposure
노광, 감광액을 도포한 WF 표면에 회로가 구성되어 있는 Mask를 정렬시켜 자외선 등을 쬐는 작업.
이후 현상작업에 의해 Mask의 pattern이 형성됨.
Extended Memory
Computer의 Read Mode에서 동작하는 범위를 넘어서 실제 존재하는 Memory보다 더 많은 Memory를
사용하는 것처럼 할 수 있는 가상 메모리 기법. 1MB Memory 이상의 영역으로 Protected Mode에서 사용될
수 있는 직선적인 개념으로 메모리를 더하여 주는 Memory를 말한다.
Extraction Voltage Ion Source에서 Ion Beam을 추출하기 위하여 가해주는 전압.
Extrinsic Semiconductor 진성 반도체(Intrinsic Semiconductor)과 상반되는 말로서 진성 반도체에
불순물(3가, 5가 그밖의 다른 원소)을 가첨가하여 전기적 특성을 변화시킨 반도체.
Eylet 부품리드나 전기적 접촉을 기계적으로 지지하기 위하여 터미날이나 인쇄 기판에 삽입된 빈튜브.
|
