 S/A(Service Area)
반도체 제조장비를 Mainternance할수 있는 Area로 주로 장비의 구동분위기가 설치 1M-DRAM의 경우
요구 청정도는 CALSS 100.
S/A Supply Air.
Salt Spray
"염수 분무 시험"으로서 온도=35℃ 5% 염수를 분무시켜서 Device의 Lead Frame의 상태를 Check하는 시험.
SAM(Structure Addressed Memory) 정보를 메모리에 어드레스하여 입출력하는 것.
SAMOS(Stacked gate Avalanche injection MOS TR)
Drain의 P- -N접합에 의해서 Avalanche 현상을 일으켜 hole electron을 SiO2속에 주입하고 floating gate에
축적함으로써 기억시키는 TR.
Sample
시료.Lot 또는 Process의 합·부판정을 위한 기준으로 사용할 정보를 제공하기 위해서 검사의 목적으로 특정
Lot 또는 Process로 부터 얻어낸 제품의 하나 혹은 그 이상의 단위체들을 말한다.
Sample Size(n) 시료의 크기 시료의 단위갯수를 말한다.
Sampling Interval
시료채취 간격.계통 sampling에서 시료들 사이에 시각적·공간적으로 할당되어지는 간격을 말한다.
SATAN(Semi-Automatic Tape Assembly Norn)
TI에 의해 개발된 하이브리드 IC 본딩방식의 하나.
Sawing
Wafer를 진공으로 흡착시킨 뒤 1/1000인치 두께의 다이아몬드 휠 (Diamond Wheel)로 고속회전시켜
Wafer를 X, Y방향으로 절단하는 공정.
Sawing M/C 절단기,Wafer를 절단하는 설비.
SBU(Strategic Business Unit)
전략사업단위.서로 관련되는 사업부를 하나의 군으로 파악하고 전략적 계획은 이 군의 책임자와 최고 경영층
사이에서 수립함으로써 사업부간의 통합성을 유지함과 동시에 업무 활동에 관한 권한은 사업부의 책임자에게
위임하여 업무수행상의 신축성을 높이려는 조직편성방법.
S/C(Solder Coating)
I. C의 laed 부식방지를 위해 표면을 납으로 도금하는 공정으로 lead를 보호하고 완제품이 되어 조립시
효율을 증대시키기 위하여 실시한다.
Scanner Beam Line을 통과한 Ion Beam에 삼각자를 가해서 Beam진로를 변경조정하는 방식.
Scanning Electron Microscopy(SEM) 주사형 전자 현미경.
Scanning Trigger Circuit
입력파형의 진폭이 일정한 값을 넘는 시점에서 상태의 변화가 생기도록 두 증폭기의 접지측 단자를
공동으로 접속하여 Feedback시킨 멀티바이브레이터.
Schematic
회로의 연결상태를 회로 기호로 나타낸 도면.그 도면에서 회로의 연결상태를 simulator 등이 인식할수
있는 text 형태의 회로연결 상태인 netlist을 추출할 수 있다.
Schottky Barrier 금속과 반도체의 접촉에 의해 반도체 표면에 형성되는 에너지 장벽을 말한다.
Schottky diode
금속과 반도체가 접촉하고 있을때 그 접촉부의 전위장벽을 이용해서 침투성을 지니게 한 것으로, P-N
접합이 아닌 Diode
Schottky Gate Fet FET의 Gate부분에 금속·반도체 접촉의 Schottky 장벽을 사용한 구조의 FET.
SCP Gate 전극을 가진 PNPN 구조의 정류소자.
Scramble
Device의 실제 Pin과 테스터 입출력 핀과의 신호를 일치시키기 위해 필요한 핀 사이의 정의.
Scratch 긁힘. 흠집
Screen Printing PCB 표면의 Foor Print에 Solder Paste를 도포하는 공정.
Screening =DEBUG, BURN-IN
Screening 불량품이 들어있는 LOT에서 불량품을 걸러 내는 각종 방법을 총칭하는 것이다.
Scribe 반도체 Wafer에서 Chip을 떼어낼때 금을 그어서 작은 조각들을 잘라내는 방법을 말한다.
Scribe Line
Die Sawing을 할 때 주변의 소자에 영향을 주지않고 나눌수 있게 적당한 폭의 공간이 필요한데
이를 지칭하는 말로 이곳에 반도체 공정을 적절히 진행하기 위한 각종의 고려가 되어 있다.
Scribing
왕복 절단이라고도 하며 Wafer 절단방식의 하나로 양방향으로 절단하는 방식(왼쪽에서 오른쪽으로
오른쪽에서 왼쪽으로 절단).
Scrubber
Wafer 위의 이물질이나 거친 면을 깨끗이 하거나 고르게 하여 주는 장비(고압의 D·I Water
또는 DI Water+Brush를 사용함)
SCS(Stocker Controler Server)
STC와 통신을 하여 Stocker를 제어하는 Host Computer System.
SCUM 노광 및 현상공정을 거친후 wafer상에 남아 있는 감광막의 찌꺼기를 말함.
SDA. (Statistical Defect Analysis)
Process가 완료된 Wafer에서 각각의 소자에 대한 Fail 형태(Row,Column,Bit Fail)를
통계적으로 분석하여 공정에 Feedback함으로 불량 분석을 하는데 기초자료로 하는 Data.
S3DG(Self-aligned Silicidation of Source Drain and Data)
소자 축소화에 따라 Source/Drain xj Depth도 Shallow하게 Control해야 하기 때문에 이에 따라 확산층의
저항이 높아짐.이 기술은 S/D xj를 증가시키지 않고 직렬저항을 감소시키기 위해서 Source Drain,Gate위에
Self-aligning 방식으로 형성시키는 것.
SDRAM(Synchronous DRAM)
고속의 System Clock과 동기하여 Data를 입/출력할수 있도록 10ns 내외에 Access Time을 실현한
고속의 DRAM이다. 대부분 2 Bank 이상의 Bank 구조로 메모리 영역을 구성하여 Chip내에서Interleare
방식으로 각 Bank를 활용할 수 있도록 되어 있다.
Seal
외부적으로 공기와 수분의 접촉을 피하며 회로 및 bonding wire를 보호하고 외부와 완전히 차단하기
위해 밀봉하는 것을 말한다.
Seal Print
LCD에서 seal 에폭시를 유리 기판에 인쇄하는 공정으로 앞유리와 뒷유리를 접착시켜 액정과 외부 공기의
차단을 함과 동시에 두장의 유리의 간격을 유지시키는 역할을 한다.
Sealing(밀봉)
앞 유리와 뒷 유리를 온도 및 압력을 주어 완전 밀착을 목적으로 하며 셀 Gap을 일정하게 유지하는
역할을 함.
Search Level Die 혹은 Lead에 일정 속도로 캐펄러리가 내려오기 시작하는 높이.
Seco-etch
결정결함 관측을 위한 식각방식으로써 K2 Cr2 O2 : HF : D.I가 1:20:40 비율로 이루어짐.Wafer 표면
불량을 가려냄.
Second Bond 금선을 캐펄러리의 훼이스에 의해서 Lead Frame 위에 늘려진 Bond.
SECS(Semiconductor Equipment Communications Standard)
반도체 장비들간의 통신 Prtocol.
SECS Ⅰ
SECS Ⅰ은 host computer와 교신하기 위한 protocol로써 EIA RS-232를 Communication media로
사용한다. 반도체 공정장비나 측정장비에 응용되고 있다.
SECS Ⅱ
SECS 은 Message transaction and conversation protocol이며 장비와 host compurter 간의 세부적인
언어를 정의하고 있다.
SECSDEV Loopback Test를 위하여 Simulator에서 장비의 역할을 한다.
SECSIM(SECS Simulator) SECS Test를 PC상에서 가능케 하는 Simulator.
SECSTEST Loopback Test를 위하여 Simulator에서 HOST 역할을 한다.
SECSSPEC SECS Protocol을 정리한 Specification으로서 각 Vendor가 자체적으로 제작한다.
Segment
NIXIE TUBE나 데지트론과 같이 숫자,문자를 표시하는 소자로서 숫자 문자를 몇 개의 부분으로
나누고 그 조합에 의해서 희망하는 숫자, 문자를 표시하는 방식이 있다.
그 나누어진 숫자 문자의 각 부분을 Segment라고 한다.
Segment ON/OFF
숫자의 "8"자를 나타내는 하나하나의 문자부분을 각각 세그먼트라고 한다.
점등할 경우 전 세그먼트를 점등한 것을 점등이라고 하는 것에 대조해서 하나하나의 세그먼트를
선별적으로 점등하는 것을 가리킨다.
Segregation Coefficient(편석계수) : 고상(固相)속에서 어떠한 불순물이 편석되는 농도비.
SEG(Selective Epitaxial Growing)
선택적인 Epi 성장기술로서 Silicon 단결정이 Oxide위에서 성장하지 않는 특성을 활용한 에피층
성장 기법.
Selective Diffusion(선택확산)
실리콘에 불순물을 확산할 때 어떤 종류의 불순물을 실리콘 표면에 산화피막이 있으면 확산이 어렵다는
성질을 이용하여 실리콘 표면의 일부분에만 선택적으로 불순물을 확산하는 것을 말한다.
Selective Oxidation Process(선택산화법)
질화 실리콘(Si3N4)의 막이 산소를 통과시키지 않는다는 성질을 이용하여 실리콘 표면의
필요한 부분에만 선택적으로 산화시키는 방법이다.
Selective Tungsten
High Aspect Ratio를 갖는 Contact에서 Step-Coverage를 개선하기 위한 Contact Filling 기법에
사용하는 재료.
Selectivity 선택도 식각 작업시 어떤 두 물질이 식각되는 식각율의 비.
Self Align
패턴닝을 함에 있어서 별도의 마스크를 사용하지 않고 이미 증착된 물질을 이용하여 식각을 하는
방식으로 비용 감소에 큰 역할을 한다.
Self Bias(자기바이어스) 바이어스 저항을 하나만 넣어도 되는 간단한 바이어스 회로.
Self Refresh
DRAM의 refresh 방법중의 하나로 다른 refresh mode는 DRAM 외부의 회로에 동작되어지나 self refresh는
DRAM 내부의 refresh timer에 의해 정해진 시간내에 자동적으로 refresh가 이루어지는 형태임.
Self-Alignment
MOD 구조의 Gate用 AL은 Melting Poing가 낮으므로 AL DEP.후에 높은 온도의 Themal Caycle은 어렵다.
러므로 AL DEP前 Source 및 Drain의 Drive-In이 완결 되어야 한다. S/D의 Drive-In 후의 Gate Define은
Alignment Tolerrance 등을 고려할 때 Overlap Region이 넓을수 밖에 없으므로 S/D의 Parasitic Overlap
Capacitance 및 Minimun Size에 악영향을 미칠 수 밖에 없다.
Polysilicon의 경우에는 Melting Point가 Si Substrate의 온도와 비슷하여 S/D Formation前에 Deposition이
가능하고 S/D Formation 및 Drive-In은 Gate를 Define한후 Implantation에 의해 이루어지므로 Perfect한
Align이 가능하다. 이러한 Self-Alignment 방법은 제작 공정을 단순화시키고, Packing Density를 늘려주며
Source/Drain간의 Parasitic Capacitance를 감소시킬 수 있는 장점을 가지고 있기도 하다.
SEM(Scanning Electron Microscope)
주사형 전자 현미경.시료에 전자 beam을 주사하면 secondary Electron이 방출되는데 이를
Detect하여 상을 형성한 후 Topology를 관찰할 수 있는 고배율의 현미경.
SEMI Semiconductor Equipment and Material Institute.
반도체 공정에서 사용되는 장비, 자재 등을 연구하고 표준화하는 협회를 말한다.
Semi-Auto
장비가 HOST의 통제를 받으면서 실제 CST의 LOAD/UNLOAD는 operator에 의하여 행해진다.
Semi-Custom 제품
Maker에 의해 표준화되고 준비되어 있는 cell 혹은 mask를 user가 선택하여 희망하는 IC/LSI로 제작된
IC. 설계 시간 단축을 위해서 이미 설계된 cell libaray를 사용한다.
Semiconductor
반도체는 도체(전기가 금속과 같이 잘 통하는 물질)와 부도체 (전기가 통하지 않는 물질)의 중간물질을 말함.
Sensor
온도를 검출하는 측온 저항체나 열전도대와 같이 직접 피측정 대상에 접촉시키거나 그 가까이에 접근시켜서
사용하는 것으로 대상에서 직접 필요한 신호를 꺼내는 것을 Sensor라 한다.
Sense AMP
Cell에서 선택된 data가 data line을 거쳐 출력단으로 전달될때 voltage swing을 크게하여 data line의
signal을 증폭하는 amplifier.
SEPOX(Selective polysilicon Oxidation Technology)
SEPOX는 Buffer Oxide위에 Poly Si을 Deposition하고 그위에 Silicon Nitride Film을 형성시켜 Mask역할을
하여 Si3N4 Film을 Reactive Ion Etching하고 Oxidation 시킴.
Sequential Circuit(순서회로)
기본 gate인 NAND, NOR 등을 조합한 회로로서 디지탈 장치의 기본회로 중 의 하나,
Flip-Flop, Shift Register, Counter, Memory 등이 있다.
SER(Soft Error Rate)
Memory 소자에서 방사선 동위원소에 의해 발생한 particle 등에 의해 저장된 정보를 잃어 버리는 정도를
표시하는 척도로 FIT로 표기함.Device Package에 사용되는 Plastic 소재로부터 발생되는 미소량의 알파
입자가 Silicon 기판까지 침투하며 전자 정공쌍을 생성시킴으로서 기억소자에 저장된 정보를 유실시키게
하는 정도를 가름하는 척도.
Serial Port
Serial Port는 Computer와 Serial Printer,Modem Mouse와 통신할 수 있는Connector와 그에 필요한
회로부문으로 구성되어 있다.
SET(Summary of Electrical Test) 전기적 Test를 하기 위한 간단한 Information Sheet.
Set-Up 작업(검사)할 수 있도록 최적의 조건을 만들어 주는 일련의 행위.
Set-Up Mode
이온 주입하기전에 모든 조건을 만족시키기 위하여 준비하는 단계로 Arc Energy에 의해 Ion Beam등을
가동시킨 상태.
Set-Up Time 기준 신호에 대하여 Data로 인식되기 위해 필요한 최소의 시간으로 기준신호에 따라 tASC
(Column Address Set-up Time),tASR(Row Add-ress Set-up Time), tDS(Data Set-up Time) 등이 있다.
SF(Stacking Fault) 적층 결함.
SF(Spiral Flow) 나선형 유동성.
SFBI(Share Frame Buffer Interconnecter)
일반적으로 각각의 Graphic Card와 Video Card를 사용하는 Multmedia용 컴퓨터의 성능개선을 위하여
개발된 기술로, 미국의 INTEl/ATI사에 의해 발표된 이 Multi-media Card는 SFBI 기술을 사용하여,
2개의 Card를 1개의 Card로 통합/축소시킴.이것은 각각의 Card가 Buffer Memory를 별도로 채용하고
있는데 비하여,이 기술을 이용한 Card는 새로운 Chipset을 이용하여 Bus 및 Buffer Memory를
공유함으로서 보드 크기의 축소, 가격절감 및 스피드 개선을 이룩한 기술임.
Sheath(덮개)
금속제품과 석영제품의 마찰로 인해 석영가루가 떨어지는 것을 방지하기 위해 금속제품에 씌우는 석영덮개.
Shelf(선반) Stocker내의 cassett를 보관하는 선반을 말한다.
Shift Register
Register를 종속 접속해 두고 클럭펄스에 의해서 레지스터에 기억되어 있는 정보를 비트마다 차례로 다음판
으로 옮겨가는(Shift)동작을 하는 회로이다.
Ship & Debit(Ship to Stock & Debit)
DISITI에 대한 가격 보호정책(가격 변동에 대한).호황기에는 회사에 유리한 정책이나 불황기에는 손해.
Shoe Box Carrier를 2개 담을 수 있는 상자로 Carrier를 운반시킬 때 사용.
Shoom
Device가 갖는 특성을 Graphic으로 표현하는 방법이며, 2개 이상의 축들을 설정하고,각 축들에 대응하는
특정 조건하에서의 Device의 Pass/Fail 결과를 Dotting하여 Device의 특성을 나타내는데 사용.
Short Channel Effect
트랜지스터에서 채널길이가 짧아지면 짧아질수록 문턱 전압이 감소하는것.N+ 영역에 인대신에 비소를
집어 넣으면 접합이 얇아 짧은 채널효과를 줄일 수 있다.
따라서 비소의 사용,다결정 실리콘 식각조절,기판의 도핑정도를 높여주면 이 효과를 줄일 수 있다.
포화상태에서 DRAM에서의 결핍 영역의 확장으로 유효 CHANNEL 길이가 감소하는 현상.
Short Circuiting
개방되어야 할 장소가 어떤 이유로 단락되어 셀에 이상전류가 흘러 점등불량이 일어나는 상태.
Short Range Order(단거리 질서)
무질서한 상태에서도 흔들림의 결과로써 어떤 질서를 갖는 영역이 발생할 수 있다.
그러나 그 영역 넓이는 극도로 작은데 이와 같은 질서를 단거리 질서라한다.
Short Repair 끊어져 있을 때 이를 다시 증착시켜 이어주는 작업.
Shrink 설계된 Chip을 공정조건에 따라 일정 비율로 축소시키는 작업.
SIA(미국 반도체 산업협회 Semiconductor Industry Association)
1977년 3월 미 캘리포니아주 실리콘 밸리의 인텔 등 반도체 메이커 5개사가 중심이 되어 결성되었다.
SiC(Silicon Carbide)
탄화규소 재질로 된 고강도 재질을 말하며,Wafer의 Tube내 이송장치 또는 기타 석영 치공구를 대신한
치공구 제작에 쓰임.
Side Ball Bonding
수소법으로 Wire를 잘랐을때 생기는 구슬을 제자리에 맞춘다음 끝이 평탄한 압착자로 누르는
접착방법이다.
Side Etch 식각 반응시 측면(수평)으로 식각이 진행되는 형태.
Silicate Glass
반도체 표면의 안정화 등에 사용 PSG(Phospho Silicate Glass) BSG(Boro-Silicate Glass) 및
ASG(Alumino-Silicate Glass)가 있다.
Silicon 원소기호 4가인 비철 금속으로서 반도체 재료로 제일 많이 사용되는 물질.
Silicon Nitride
반도체 표면의 보호막 또는 FAB 공정중 산화, 이온주입 Mask로 사용되는 Si3N4로 구성된 막.
Silicon Gate
Gate에 금속 대신 다결정규소 피막을 사용한 것이며 고속및 고밀도 집적회로를 제조하기 위한 MOS
기법으로 이용됨.
SILO(Sealed-Interface Local Oxidation Technology)
SILO process에서 Nitrogen-Ion Implantation이나 Plasma Enhanced Thermal Nitride를 사용함으로써
Buffer Oxide를 Zero로 만드는 방식.
SIMM(Single In line Memory Module) Edge connector 방식에 사용.
Simulation Vector
회로 Simulation시 각 input pin별로 사용되는 input으로서 netilist에 인가해주는 cycle 단위의 신호조합.
Single Crystal 모든 부분이 한가지로 규칙적인 결정조직.
Single end 본체에서 Lead가 모두 한 방향으로 나와 있는 것을 말한다.
Single in line Lead가 한 줄로 배열되어 있는 것.
SIO(Serial Input Output)
PC 혹은 [System의 peripheral] Interface 방법중의 하나로 하나의 Data line에 Start bit 및 End bit 등을
가지고 그 사이에서 data를 직렬로 주고 받는 방법.
SIP(Single Inline Pkg)
Memory Module이 처음 개발될 때의 Memory Moduel 총칭이였으나,현재는 Pin Type의
Memory Module을 의미함. Inserting 방식에 이용.
Sirtl etch
Wafer 표면의 결정결행 관측을 위한 식각방법으로서 CKO3 : HF : DI가 1 : 1.5 : 2의 비율로 이루어짐.
SIS Strategic Information System(전략적 정보 System)
정보기술을 이용하여 경쟁의 우위성을 확보, 유지하는 것을 의도하여 구축한 System.
Site Wafer위에 지정된 위치.
Skew Pin으로 부터 나오는 신호간에Timing 변화량.
Skewness
분포의 치우침 정도 γ1값이 양이면 오른쪽으로 치우친 분포이고 음이면 왼쪽으로 분포가 치우침을 나타낸다.
정규분포에서는 γ1=0가 된다.
Slice
Wafer와 같은 말. 반도체 재료인 Silicon을 얇고 둥굴게 자른 판으로 그 위에 집적회로를 가공하기 위한 것.
Slicer
파형을 정형하는 회로중에서 진폭측상의 일정한 Level보다 위를 잘라내는 회로를 클리퍼, 아래로 잘라내는
회로를 Limitter라고 하는데 두 Level 사이의 좁은 부분만을 잘라내는 조작을 Slicer라 한다.
Slot(홈) Carrier나 boat에 wafer를 끼워 세울수 있도록 되어 있는 홈을 말함.
Sludge 수중의 고형물이 액체에서 분리되어 침전한 응집물질.
Slurry 어브레시브와 물의 혼합물 물은 통상 시수(City Water)를 사용. 수중의 적은 고체입자가 현탁질
상태로 부유하거나 묽은 죽모양인 상태.
Smart Power IC
부하를 구동하기 위한 고전력 트랜지스터와 부하구동을 정밀하게 제어할 수 있는 Control 회로 및
보호회로가 동일 칩으로 구현된 IC를 말한다.
SMN(Special Marking Notice)
고객이 요구에 따라 고객의 인쇄방법(OEM Mark) 또는 새로운 인쇄방법을 요청하는 문서로서,
품질부서에 등록이 완료된 후 해당공정에 적용되어짐.
Smock(방지복)
청정한 line내에서 입는 작업복을 말하며 먼지를 일으키지 않으며 작업복 내의 먼지가 밖으로 나오지
못하도록 제작되어 있다.
Smog 매연과 안개가 혼합되어 Gas 형상으로 존재하는 것.
SN(Spit Notice)
RUN spit 진행시 split되는 공정의 내용이 명시되어 있으며 해당공정의 유관부서의 승인란이 표시되어
있는 양식.
SO(Small Outline)
I.C의 원가절감을 위한 새로운 제품으로서 그 크기를 기존 제품보다 훨씬 축소시킨 제품.
SOA(Safe Operating Areas) 안전 동작 영역.
Socket Board Jig과 같은 개념(Test할 PKG를 꼽을 수 있는 판)
Soft Error
Write된 정보와 Read된 정보사이의 불일치, 즉 Memory Cell의 정보의 유실에 의해 일어나는 현상이며,
다른 Process Defect에 의해 일어나는 Error와는 달리 재 Write할 때는 정상적인 동작을 하는 일시적인
Failure를 말한다. Soft Error의 원인은 Uranium 및 Thorium 등의 방사성 원소에서 방사되는 알파
Particle이 chip을 투과하여 지나쳐가면서 생긴 e-h pair의 전자가 Storage Area에 도달하여 Stored
Charge를 유실시켜 일어나는 현상이다.
Soft Fail
시험 공정에서 규정된 여러 가지 특성중에 일부는 만족하고 일부는 만족 못하는 불량일 경우이는 대개
전기적인 특성에 기인하고 Defect에 의한 경우는 거의 없다. 이와 같은 불량현상을 soft fail이라 한다.
Software
Hardware에 대응되는 말로서, 공정된 물리적 형태를 갖추지 않았기때문에 직접 그 기능을 발휘하지는
못하나 기계나 반도체 장치가 지시된 기능을 발휘할 수 있도록 하는 기술 예를 들면 Computer 작동을
가능케 하는 제반 Program이 이에 속함.
SOG(Sea of Gate)
ASIC 제품이 있어서 Unit Gate의 Array 방식이 Channel의 존재없이 분포하고 있는 형태 즉 Metal 배선을
위한 배선 영역없이 전 Die내에 Unit Gate가 바다(SEA)처럼 분포하고 있다하여 명명됨. 전면이 일체형
gate array로서 Channeless gate array라고 부르며,특수한 배선영역이 정하여지면 이것에 gate로
작성하고 필요한 반응을 할 수 있도록 배선된다.
SOG(Spin On Glass)
VLSI 제조 공정에서 집적도를 높이기 위해서는 금속 배선이 다층화 되고 있는데 이때 다층배선구조에서
배선간중간 절연막이 교대로 반복되어 있는 구조로써 이때 배선간 중간단락이나 단선이 탄화불량에서
발생될 수가 있어 제품의 전기적인 특성이나 신뢰도에 영향을 미치게 됨 이때 사용되고 있는 공정중의
하나가 SOG 공정으로 평탄화가 잘되는 SOG 방식으로 SiO2막을 금속 배선위에 씌운후에 이것을
400℃∼450℃에서 고체화 시켜서 층간절연막으로 이용하는 방식.
SOIC(Small Outine Integrated Circuit)
외형이 축소된 IC. 제품의 lead가 양쪽으로 "乙"자 형태로 구부러진 표면실장형 제품.
SOJ(Small Outline J-form Package)
Device의 옆면에서 시작하여 밑면으로 향한 "J"자 모양으로 구부러진 Lead 형태의 PKG로 PCB의 표면에
부착하여 사용한다.
Solar Cell 태양전지.
Solder 납.
Solder Ball(솔더볼) 회로표면이나 잉크표면에 묻은 작은 솔더의 형태.
Solder Coating
리드를 보호하고 전도성 납땜성 및 내구성을 증대시키기 위하여 리드 Farame위에 납을 Coating하는 것이다.
Soldering(납땜) PCB에 I.C를 전기적, 물리적 기능을 할 수 있도록 납땜하는 것.
Soldering Oil(솔더링 오일)
웨이브 솔더링 머신 사용시 섞어서 솔더표면에 녹이 발생하는 것을 방지하고 솔더표면의 텐션을 감소시켜
주는 역할을 한다.
Soldering Plating Sn / Pb : 60 / 40 비율로 260℃정도 통내에 Frame을 Dip시켜 도금.
Soler Preform
Die와 Lead Frame을 접착시키기 위한 합금의 일종으로, Pb : Sn : Ag의 비율이 93.5 : 5 : 1.5, 융점은 30±2℃.
Solder Resist
PCB표면 회로를 외부환경과 격리시키고 Solder가 묻어서는 않되는 곳을 보호하는 절연물질.
Soler Side(솔더면) 한쪽만 회로가 실장되는 기판에 있어서 컴포너트 반대면.
Sorting Wafer를 제조공정에 투입전에 저항별로 분류시켜 주는 작업.
SOS(Silicon On Sapphire)
사파이어(Sapphire)위에 성장된 Epitaxial Layer에서 필요한 부분만 반도체 단결정을 남겨서 빠른 속도의
MOS를 만들기 위한 기술로,각각의 소자는 공기나 산화막으로 격리되어 있음.
SOT(Small Outline Transistor) 외형이 축소된 Transistor.
Sound Attenuator(消音機)
공조방식 Axial Fan 방식에서 사용되는 Axial Fan에서 발생하는 소음을 줄임.
Source 불순물의 재료(N형 : "P", "AS", P형 : "B")
Space Charge
전위 장벽은 이온화된 도우너 및 억셉터만이 존재하고 캐리어는 존재하지 않는 부분.
Spacer
LCD의 액정이 있는 유리기판 사이에 일정한 셀 갭을 유지하기 위한 것으로 기판 플라스틱 재질 등이 있는데
요즈음은 대부분 기판손상 방지를 위해서 탄성이 존재하는 플라스틱 재료를 사용하고 있다.
Spacer Scattering(스페이서 산포)
액정 셀의 갭을 일정하게 유지시키기 위해 유기 고분자의 중합체인 마이크로펄을 유리에 적정한 양으로
균일하게 산포하는 방식.
SPARC(Scalable Processor Architecture) SUN-MICRO사가 개발한 32Bit RISC Processor.
Spare Parts 예비(부)품.
SPC Statistical Process Control.
SPEC(Specification) 작업명세서(작업표준서) 시방서.
Speed-Up Capacitor
TR의 Inverter 회로에서 베이스 저항과 병렬로 접속되어 있는 콘덴서를 Speed-Up 콘덴서라고 부른다.
SPICE(Simulation Program with Integrated Circuit Emphasis)
미국 캘리포니아 대학교에서 개발된 회로해석용의 simulator로서 세계적으로 광범위하게 사용되고 있다.
능으로는 직류해석 교류해석 과도해석,노이즈해석이 가능하다.
종래는 대향컴퓨터의 이용에 한정되고 있었지만 최근에는 개인용 컴퓨터에도 이용되고 있다.
Spider bonding
Wireless 본딩의 일종으로 금속의 와이어 대신에 거미줄과 같은 Pattern이 붙은 알루미늄을 써서 Wafer상의
전극부분과 외부 리이드를 접속하는 것이다.
Spike
Silicon과 금속의 접촉저항을 감소시키기 위해 열처리 할때 Contact 부위에 생기는 뾰족하게 들어가는 불량.
Spindle Motor
Blade를 장착하여 Wafer 절단에 사용되는 것으로서 긴축으로 이루어진 전동기 이 전동기의
특징은 Air Bearing을 사용하여 30,000 RPM 속도로 고속 회전함.
Spin Dryer Wafer를 빠른 속도로 회전시켜 주면서 Hot N2를 불어넣어 건조시키는 장비.
SPINX(Semiconductor Productivity Information Control System)
현장의 제조활동을 통하여 발생되어지는 제반자료를 효과적으로 수집 및 가공,분석하여 현장에 신속히
제공함은 물론,의사결정 자료로 활용함으로써 고도의 생산성의 도구로써 활용하는데 사용되는 시스템.
SPLC(Stocker PLC)
Stocker내의 부속기기 및 stacker의 동작을 기억된 program에 따라서 순차적으로 실행한다.
Split Normal RUN을 분리하여 공정을 진행.
Split Word Line
SRAM cell layout design시 대칭적인 구조를 유지하며 Asymmetry 효과를 최소화 하기 위한 방법으로
아래 위에 각각 하나씩의 Word Line을 사용한다.
Sputtering
고전압에 의해 이온화된 Argon Gas를 사용하여 Target으로 부터 금속 입자를 떼어내어 금속 박막을
Wafer에 입히는 방법.
Square Out Wafer 절단 방식의 하나로, Wafer를 따라서 사각으로 전달하는 것.
S-RAM(Static RAM)
Dynamic RAM에 비해 소비전력이 적고 주기적으로 재 충전을 해주지 않아도 기억이 유지됨.전원이
끊어지면 기억했던 내용이 없어짐 <휘발성>.
SSE(Supply-Side Economics) 경제활동 중 수요측면보다 공급측면을 중시하는 이론.
SSI(Small Scale Integration) 10개 이하 정도의 논리 Gate로 구성된 집적회로.
Stack 용법
기억소자에셔 콘덴서를 만드는 FAB 공정기술중의 하나로 Silicon 기판을 기준으로 위로 콘덴서가
형성되는 기술임.
Stacker Stocker내의 4축 로보트로서 cassette를 운반한다.
Stack Group(Standard Computer Komonenten) 유럽지역의 전자부품 구매 협의체.
STAN(Semi-Automatic Tape Assembly Norm) TI에의해 개발된 하이브리디 IC의 본딩방식의 하나.
Standard Device 측정의 기준으로 삼는 표준 시료.
Standby 극히 단시간 내에 안정된 동작을 재개할 수 있는 장치의 상태.
Standby Current Drain
출력의 부하나 기준 전압의 부하가 없는 경우에 제어소자에 흘러들어가는 전원 전류.
State of Statical Control
통계적 관리상태 관측될 sample 변동의 결과가 우연원인에 의한 산포만의 결과로 나타나는 공정상태.
Static Column Mode
컴퓨터 시스템이 데이터를 Access중 fast fage mode의 변형 형태로 스피드 개선을 목적으로 만들어짐.
시스템이 데이터의 access시 단순히 column address의 toggling 제공만으로 연속적인 데이터를 얻는 상태
Static Hold
기억소자의 비동작시 전원 전압을 2V까지 낮추어 전력 소모가 적은 상태에서 저장된 Data를 분실하지 않고
유지하는 기능을 말하며 Data Retention이라고도 한다.
Static Memory
MOS FET의 게이트 용량에 총집합 전압으로 기억을 유지하는 방식을 Static Memory라고 한다.
Static protection 정전기 방지 회로.
Statistical Tolerance Limits
통계적 허용한계 일정 범위의 한계로서 한 집단의 최소한도의 정해진 부분을 포함하는 신뢰수준의 한계.
STC(Stocker Controller)
Bay 내에서의 cassette의 반송 다른 bay에로의 cassette의 반송 및 다른 bay로부터의 cassette의
반입을 제어하며 각 bay마다 설치한다.
STD(Semiconductor Thermoplastic (on) Dielectric) 멀티집 다층 배선기술의 일종.
STD(Standard) 표준.
Stem
수지 몰드가 아닌 보통의 TR은 금속과 유리로 만들어진 케이스에 들어있는데 이 금속 케이스의 토대가
되는 부분,즉 리이드가 나와 있는 부분을 스템 또는 Header라고 한다.
Step Coverage
각종 박막이 입혀질때 평평한 부분에 대해 경사진 단차(Step) 부분의 입혀진 정도의 비.
Stepper
정렬 노광기의 일종으로 WF 1매에 몇 개의 Chip 단위로 전후 좌우로 이동하면서 각 단위 Chip마다 정렬
및 노광을 실시하는 장비. 따라서 WF 1매를 한 번에 정렬 노광하는 장비 보다 정교한 현상화가 가능하다.
STN(Super-Twisted Nematic 액정) WP와 PC의 표시장치로 널리 사용되고있다.
Stocker
Cassette를 정해진 청정도로 유지하면서 보관하는 일종의 창고이다. 내부에는 shelf, stacker 및 부속
장치로 되어 있다.
Storage Temperature Range 액정표시소자의 보존가능한 온도 범위.
Storage Time(축적 시간)
스위치용 TR의 스위치 속도를 나타내는 것으로 ON 상태로 되었을 때의 시간의 지연을 말한다.
Stratified Sampling
층별 Sampling법.시료를 얻으려하는 공정중의 다양한 상태나 주기로부터 또는 Lot 혹은 Batch 내의
다양한 층으로부터 시료를 취하는 절차를 말한다.
Stress Wafer의 표면 특정부위에 가해지는 압력이나 힘을 말함.
Stringer 식각 공정에서 Film 측벽에 Etch가 안되고 남아 있는 Residue성 물질.
Strip
Wafer에 입혀진 P.R이나 질화막 등을 벗겨내는 것을 말하며 통상, 식각 완료후 감광액을 제거하는
작업을 뜻함.
Stripper 감광액을 벗겨내는 약품.
Strobe
Device의 출력에서 원하는 전압이 나오는가를 비교하기 위해 Device 출력을 Latch하는 Timing.
Sub-Mask
부원판 Mask로서, Maser Mask를 보존하기 위하여 또는, 다량의 작업용 Mask(Working Mask)를
복사하기 위하여 일단 여러장 복사하여 제조된 Mask.
Sub-Micron Technique 마이크로 이하의 기술이라는 뜻.
Subgroup 구분군(群)
1) object sence(사물의 의미) 어떤 큰 단위 집단이나 재료를 나눔으로서 얻어지는 작은 집단.
2) Measurement sence(측정의 의미) 관측하고 싶은 큰 집단의 나눔으로서 실제로 관측할 수
있는 작은 집단을 얻는 것.
Substrate 반도체 재료 박판(기판)을 말하며,일반적으로 최초 공정이전의 Wafer를 말함.
Substrate-Concentration Wafer내의 고유 불순물 농도,보통 Bulk 농도라 함.
Subthreshold Current
MOS transister에서 gate voltage가 threshold voltage 이하이고 반도체 표면이 weak inuersion
상태일 때 대응하는 drain current를 subthreshold current라 한다.
Subtractor 감산기(減算器).
Subtrative Process
도체, 유전체,저항체 등의 막들을 요구되는 순서에 따라 모두 전면적으로 형성시키고 최상부 위층
부터 etching에 의해 불필요한 부분을 제거하면서 회로를 구성하는 기법.
Summary 검사한 결과의 내용을 총칭.
Super Hot RUN Hot RUN 중에서도 최소의 공정 시간을 잡아서 진행할 수 있게 선정한 RUN.
Supported Hole(지지홀) 기판에 있어서 내부가 도금되어 있는 홀.
SUPREM
반도체 제조공정의 Diffusion,Thin Film,Photo,Etch의 공정진행 조건을 Computer Program에
입력하여 가상적인 결과를1차원적인 방법으로 도출하는 Tool.
Surface Agent 표면 장력을 감소시켜 잘 적셔지도록 하며 유화 분산 등의 목적으로 사용되는 물질.
Surface Concentration 표면 농도 Wafer 표면상에서의 주어진 불순물의 농도를 나타냄.
Surface Mounting(표면실장) 부품홀을 이용하지 않고 부품을 전기적으로 접속시키는 것.
Surface Passivation(표면 안정화)
일반적으로 PN 접합 표면은 습기나 불순물에 대해서 매우 민감하며 극히 미량의 수분이 묻어 있어도
문제가 되므로 외기와 완전히 차단될 필요가 있다.
이와같이 민감한 성질을 활성(ACTIVE)이라고 하는데 이 활성인 PN 접합 표면을 습기나 불순물에
대해 둔감하게 즉 불활성(PASSIVE)으로 만들어 주는 방법이 고안되었는데 이것을 표면 안정화 또는
표면 불활성화라고 한다.
Surface Potential 표면 전위 Wafer 표면에 걸리는 전압의 크기를 말함.
Surface State
Si-SiO2 계면 영역에 있으며 Si 기판과 전하의 주고 받음을 할수 있는 에너지 준위를 갖는 준위.
Surge Current 되풀이 되는 것이 아니고 한번만 순간적으로 크게 흐르는 전류.
SVC(Super Visory Controller)
STC 및 C와 ethernet로 통신하며 STC와 BC와의 통신이 불가능할 경우에 HOST와 STC간의
통신을 행한다.
Symbolic(Source) Program 편집(Editing)된 Program.
Synchronization(동기화)
하나의 회선을 사용하여 비트를 직렬로 전송하는 일반적인 전송이라든가 몇 개의 회선을 사용하여 비트를
병렬로 전송하는 컴퓨터 통신에서 송신측과 수신측의 Timing을 맞추는 것.
System Clock
CPU의 내부동작과 Memory Controller, DMA Timer에 사용되는 기본 Clock으로 16MHz CPU의 경우
System Clock의 주파수는 32MHz를 2분주하여 사용한다.
SWMI(Side Wall Masked Isolation)
LOCOS Isolation을 시키는데 수반되는 Oxide Encroachment.즉,Bird's Beak를 줄이기 위한 신기술.
|
